首先我们来认识下CPU核心类型
核心（Die）又称为内核，是CPU最重要的组成部分。CPU中心那块隆起的芯片就是核心，是由单晶硅以一定的生产工艺制造出来的，CPU所有的计算、接受/存储命令、处理数据都由核心执行。各种CPU核心都具有固定的逻辑结构，一级缓存、二级缓存、执行单元、指令级单元和总线接口等逻辑单元都会有科学的布局。
为了便于CPU设计、生产、销售的管理，CPU制造商会对各种CPU核心给出相应的代号，这也就是所谓的CPU核心类型。
不同的CPU（不同系列或同一系列）都会有不同的核心类型（例如E6300的核心Allendale、E6600核心Conroe等等），甚至同一种核心都会有不同版本的类型（例如Northwood核心就分为B0和C1等版本），核心版本的变更是为了修正上一版存在的一些错误，并提升一定的性能，而这些变化普通消费者是很少去注意的。每一种核心类型都有其相应的制造工艺（例如0.25um、0.18um、0.13um、0.09um以及65nm等）、核心面积（这是决定CPU成本的关键因素，成本与核心面积基本上成正比）、核心电压、电流大小、晶体管数量、各级缓存的大小、主频范围、流水线架构和支持的指令集（这两点是决定CPU实际性能和工作效率的关键因素）、功耗和发热量的大小、封装方式（例如PLGA等等）、接口类型（例如Socket 775、Socket 939等等）、前端总线频率（FSB）等等。因此，核心类型在某种程度上决定了CPU的工作性能。
一般说来，新的核心类型往往比老的核心类型具有更好的性能，但这也不是绝对的，这种情况一般发生在新核心类型刚推出时，由于技术不完善或新的架构和制造工艺不成熟等原因，可能会导致新的核心类型的性能反而还不如老的核心类型的性能。例如，早期Willamette核心Socket 423接口的Pentium 4的实际性能不如Socket 370接口的Tualatin核心的Pentium III和赛扬，现在的低频Prescott核心Pentium 4的实际性能不如同频的Northwood核心Pentium 4等等，但随着技术的进步以及CPU制造商对新核心的不断改进和完善，新核心的中后期产品的性能必然会超越老核心产品。
CPU核心的发展方向是更低的电压、更低的功耗、更先进的制造工艺、集成更多的晶体管、更小的核心面积（这会降低CPU的生产成本从而最终会降低CPU的销售价格）、更先进的流水线架构和更多的指令集、更高的前端总线频率、集成更多的功能（例如集成内存控制器等等）以及双核心和多核心（也就是1个CPU内部有2个或更多个核心）等。CPU核心的进步对普通消费者而言，最有意义的就是能以更低的价格买到性能更强的CPU。
Semptron（闪龙）系列CPU的核心类型
Palermo
Palermo核心目前主要用于AMD的闪龙CPU，使用Socket 754接口、90nm制造工艺，1.4V左右电压，200MHz外频，128K或者256K二级缓存。Palermo核心源于K8的Wincheste核心，不过是32位的。除了拥有与AMD高端处理器相同的内部架构，还具备了EVP、Cool‘n’Quiet；和HyperTransport等AMD独有的技术，为广大用户带来更“冷静”、更高计算能力的优秀处理器。由于脱胎与ATHLON64处理器，所以Palermo同样具备了内存控制单元。CPU内建内存控制器的主要优点在于内存控制器可以以CPU频率运行，比起传统上位于北桥的内存控制器有更小的延时。
Manila
这是2006年5月底发布的第一种Socket AM2接口Sempron的核心类型，其名称来源于菲律宾首都马尼拉（Manila）。Manila核心定位于桌面低端处理器，采用90nm制造工艺，不支持虚拟化技术AMD VT，仍然采用800MHz的HyperTransport总线，二级缓存为256KB或128KB，最大亮点是支持双通道DDR2 667内存，这是其与只支持单通道DDR 400内存的Socket 754接口Sempron的最大区别。Manila核心Sempron分为TDP功耗62W的标准版（核心电压1.35V左右）和TDP功耗35W的超低功耗版（核心电压1.25V左右）。除了支持双通道DDR2之外，Manila核心Sempron相对于以前的Socket 754接口Sempron并无架构上的改变，性能并无多少出彩之处。
Paris
Paris核心是Barton核心的继任者，主要用于AMD的闪龙，早期的754接口闪龙部分使用Paris核心。Paris采用90nm制造工艺，支持iSSE2指令集，一般为256K二级缓存，200MHz外频。Paris核心是32位CPU，来源于K8核心，因此也具备了内存控制单元。CPU内建内存控制器的主要优点在于内存控制器可以以CPU频率运行，比起传统上位于北桥的内存控制器有更小的延时。使用Paris核心的闪龙与Socket A接口闪龙CPU相比xp系统下载速度得到明显提升。
Athlon（速龙） 64系列CPU的核心类型
Sledgehammer
Sledgehammer是AMD服务器CPU的核心，是64位CPU，一般为940接口，0.13微米工艺。Sledgehammer功能强大，集成三条HyperTransprot总线，核心使用12级流水线，128K一级缓存、集成1M二级缓存，可以用于单路到8路CPU服务器。Sledgehammer集成内存控制器，比起传统上位于北桥的内存控制器有更小的延时，支持双通道DDR内存，由于是服务器CPU，当然支持ECC校验。
Newcastle
其与Clawhammer的最主要区别就是二级缓存降为512KB（这也是AMD为了市场需要和加快推广64位CPU而采取的相对低价政策的结果），其它性能基本相同。
Clawhammer
采用0.13um制造工艺，核心电压1.5V左右，二级缓存为1MB，封装方式采用mPGA，采用Hyper Transport总线，内置1个128bit的内存控制器。采用Socket 754、Socket 940和Socket 939接口。
Wincheste
Wincheste是比较新的AMD Athlon 64CPU核心，是64位CPU，一般为939接口，0.09微米制造工艺。这种核心使用200MHz外频，支持1GHyperTransprot总线，512K二级缓存，性价比较好。Wincheste集成双通道内存控制器，支持双通道DDR内存，由于使用新的工艺，Wincheste的发热量比旧的Athlon小，性能也有所提升。
速龙双核心（Athlonx2）CPU核心类型 Toledo
这是AMD于2005年4月在桌面平台上的新款高端双核心处理器的核心类型，它和Manchester核心非常相似，差别在于二级缓存不同。Toledo是在San Diego核心的基础上演变而来，基本上可以看作是两个San diego核心简单地耦合在一起，只不过协作程度比较紧密罢了，这是基于独立缓存的紧密型耦合方案，其优点是技术简单，缺点是系统下载性能仍然不够理想。Toledo核心采用90nm制造工艺，整合双通道内存控制器，支持1000MHz的HyperTransprot总线，全部采用Socket 939接口。Toledo核心的两个内核都独立拥有1MB的二级缓存，与Manchester核心相同的是，其缓存数据同步也是通过SRI在CPU内部传输的。Toledo核心与Manchester核心相比，除了每个内核的二级缓存增加到1MB之外，其它都完全相同，可以看作是Manchester核心的高级版。
Windsor
这是2006年5月底发布的第一种Socket AM2接口双核心Athlon 64 X2和Athlon 64 FX的核心类型，其名称来源于英国地名温莎（Windsor）。Windsor核心定位于桌面高端处理器，采用90nm制造工艺，支持虚拟化技术AMD VT，仍然采用1000MHz的HyperTransport总线，二级缓存方面Windsor核心的两个内核仍然采用独立式二级缓存，Athlon 64 X2每核心为512KB或1024KB，Athlon 64 FX每核心为1024KB。Windsor核心的最大亮点是支持双通道DDR2 800内存，这是其与只支持双通道DDR 400内存的Socket 939接口Athlon 6
Manchester
这是AMD于2005年4月发布的在桌面平台上的第一款双核心处理器的核心类型，是在Venice核心的基础上演变而来，基本上可以看作是两个Venice核心耦合在一起，只不过协作程度比较紧密罢了，这是基于独立缓存的紧密型耦合方案，其优点是技术简单，缺点是性能仍然不够理想。Manchester核心采用90nm制造工艺，整合双通道内存控制器，支持1000MHz的HyperTransprot总线，全部采用Socket 939接口。Manchester核心的两个内核都独立拥有512KB的二级缓存，但与Intel的Smithfield核心和Presler核心的缓存数据同步要依靠主板北桥芯片上的仲裁单元通过前端总线传输方式大为不同的是，Manchester核心中两个内核的协作程度相当紧密，其缓存数据同步是依靠CPU内置的SRI（System Request Interface，系统请求接口）控制，传输在CPU内部即可实现。这样一来，不但CPU资源占用很小，而且不必占用内存总线资源，数据延迟也比Intel的Smithfield核心和Presler核心大为减少，协作效率明显胜过这两种核心。不过，由于Manchester核心仍然是两个内核的缓存相互独立，从架构上来看也明显不如以Yonah核心为代表的Intel的共享缓存技术Smart Cache。当然，共享缓存技术需要重新设计整个CPU架构，其难度要比把两个核心简单地耦合在一起要困难得多。
